1. 컴퓨터 구조 (메모리 동작과 구성 이해)

8x1 메모리 동작과 구성 이해

1 bit latch

• 1비트 래치는 한 비트의 데이터를 저장하는 기본 메모리 장치입니다.
• 플립플롭과 같은 간단한 회로와 피드백으로 구성되어 있습니다.
• "Write" 작업을 통해 데이터를 설정하거나 재설정할 수 있습니다(즉, 1 또는 0으로 작성).

8 bit latch

• 8비트 래치는 8 비트의 데이터를 저장하기 위해 1비트 래치 개념을 확장한 것입니다.
• 8개의 1비트 래치를 병렬로 배열한 것으로 볼 수 있습니다.
• 8비트 래치의 각 비트는 개별적으로 설정하거나 재설정할 수 있습니다.

8-to-1 selector

• 8대1 선택기는 8개의 입력 신호 중 하나를 선택하여 단일 출력 라인으로 전달합니다.
• 어느 8개의 입력이 출력으로 라우팅될지 결정하기 위해 3개의 선택 라인을 사용합니다.

이러한 것들을 회로도로 구현하려면:

1 bit latch

• 간단한 SR 플립플롭 또는 D 플립플롭을 사용할 수 있습니다.
• "Write" 작업은 플립플롭을 설정하거나 재설정하는 입력으로 표현됩니다.

8 bit latch

• 이것은 8개의 1비트 래치가 병렬로 배열된 형태로 시각화될 수 있습니다.
• 각 래치는 자체 Write 입력을 가질 것입니다.

8-to-1 selector

• 3개의 선택 라인을 기반으로 8개의 입력 중 하나가 출력으로 전달되도록 AND, OR, NOT 게이트의 조합을 사용합니다.
• 8대1 선택기는 8개의 입력 라인, 3개의 선택 라인, 단일 출력 라인을 보여줄 것입니다.

온전한 8bit latch 회로

• 3대8 디코더는 3개의 입력 신호를 받아 8개의 출력 중 하나를 활성화합니다.
• 3개의 입력은 2^3=8개의 조합을 만들어내므로, 각각의 입력 조합에 대해 하나의 고유한 출력이 활성화됩니다.
• 8비트 래치 회로는 8개의 데이터 비트를 저장할 수 있습니다.
• 각 비트는 개별적으로 쓰여지거나 읽혀질 수 있습니다.
• 이 회로는 8개의 1비트 래치를 포함하며, 각각은 고유한 'Write' 신호를 받을 수 있습니다.

3-to-8 decoder와 8-to-1 selector 결합:

• 3대8 디코더의 출력은 8비트 래치의 각 'Write' 입력과 연결됩니다. 이를 통해 특정 주소에 데이터를 쓸 수 있습니다.
• 동시에, 8대1 선택기는 8비트 래치의 각 비트에서 입력을 받고, 선택된 한 비트를 출력으로 보냅니다. 이를 통해 특정 주소에서 데이터를 읽을 수 있습니다.

S0, S1, S2의 역할:

• S0, S1, S2는 디코더와 선택기 모두에 동일하게 적용됩니다.
• 이 세 신호는 주소를 나타내며, 디코더를 통해 특정 래치의 'Write' 신호를 활성화시키고, 선택기를 통해 해당 래치의 데이터를 읽어냅니다.
• 이 방식으로, 3비트 주소를 사용하여 8비트 래치의 어느 한 비트에 접근할 수 있습니다.

RAM은 데이터를 저장하고, 특정 주소를 통해 무작위로 그 데이터에 접근할 수 있는 메모리 유형입니다. 여기서 언급된 8X1 RAM은 8개의 비트 중에서 1개의 비트를 선택하여 읽거나 쓸 수 있는 메모리 구조를 가집니다.

 

Memory (저장 공간):

• RAM은 데이터를 일시적으로 저장하는 공간입니다.
• 8X1 RAM의 경우, 총 8비트의 데이터를 저장할 수 있으며, 이는 8개의 1비트 저장 공간으로 구성됩니다.

Read/Write (읽기/쓰기):

• RAM은 데이터를 저장할 뿐만 아니라, 저장된 데이터를 읽고 새로운 데이터를 기록할 수 있는 기능을 제공합니다.
• 이 과정은 메모리의 특정 위치에 대한 'Write' 신호와 'Read' 신호를 통해 제어됩니다.

Random Access (무작위 접근):

• 'Random Access'는 메모리의 특정 위치에 무작위로 접근할 수 있음을 의미합니다.
• 3대8 디코더를 사용하여 3비트 주소로 8개의 가능한 위치 중 하나를 선택합니다. 이는 데이터를 쓰거나 읽을 때 해당 위치를 지정하는 데 사용됩니다.

8X1 RAM:

• 3대8 디코더는 3비트 주소 입력을 받아 8개의 출력 중 하나를 활성화합니다. 이 출력은 8비트 래치의 각 'Write' 입력과 연결됩니다.
• 8대1 선택기는 8비트 래치에서 입력을 받고, 선택된 한 비트를 출력으로 보냅니다. 이를 통해 주어진 주소의 데이터를 읽을 수 있습니다.
• 따라서, 3개의 주소 비트(S0, S1, S2)를 사용하여 8개의 비트 중 하나를 선택하여 데이터를 읽고 쓸 수 있습니다.

---

64K 메모리 동작과 구성 이해

1. 8 X 2 RAM Array:
   • 8X2 RAM 배열은 8개의 2비트 저장 공간을 갖는 구조입니다.
   • 이는 총 16비트의 데이터를 저장할 수 있으며, 각각의 2비트 블록은 별도의 주소를 통해 접근할 수 있습니다.
2. 16 X 1 RAM Array (8 X 2 RAM Array 확장):
   • 16X1 RAM 배열은 8X2 RAM 배열 구조에 1대2 디코더/2대1 선택기를 추가하여 만든 것입니다.
   • 이 경우, 'Select' 신호가 4번째 주소 비트로 작용하여, 16개의 1비트 저장 공간 중 하나를 선택합니다.
   • 즉, 16개의 데이터 각각이 1비트 크기를 갖게 됩니다.
3. m X n RAM Array:
   • mXn RAM 배열은 m개의 n비트 저장 공간을 갖는 구조입니다.
   • 예를 들어, 1024X8 RAM 배열은 1024개의 주소를 갖으며, 각 주소는 8비트(1바이트)의 데이터를 저장합니다. 총 저장 용량은 8192비트(8196은 오타인 듯 합니다)입니다.
   • 64K RAM은 65536개의 주소를 갖으며, 각 주소는 8비트의 데이터를 저장합니다. 총 저장 용량은 524288비트(64K × 8비트)입니다.
4. RAM Array의 활용:
   • RAM 배열을 통해 많은 양의 데이터를 효율적으로 저장하고 접근할 수 있습니다.
   • 주소 라인의 수에 따라 접근 가능한 메모리 공간이 결정됩니다. 예를 들어, 10개의 주소 라인을 사용하는 RAM은 1024개의 독립적인 위치에 접근할 수 있습니다.
   • 데이터 라인(DI)의 수는 한 번에 읽거나 쓸 수 있는 데이터의 비트 수를 결정합니다. 예를 들어, 8개의 데이터 라인은 1바이트를 한 번에 처리할 수 있음을 의미합니다.